什么是先進(jìn)封裝？

英文是Advanced Package，或者叫高密度先進(jìn)封裝（HDAP）。

按是否焊線，可將封裝工藝分為傳統(tǒng)封裝與先進(jìn)封裝。

傳統(tǒng)封裝的基本連接系統(tǒng)主要采用引線鍵合工藝，即通過引出金屬線實(shí)現(xiàn)芯片與外部電子元器件的電氣連接。由于密度較高可能導(dǎo)致引線之間電氣性能的相互干擾甚至短路，傳統(tǒng)封裝的 I/O 密度受限。

隨著下游應(yīng)用需求引領(lǐng)下的集成電路復(fù)雜度不斷提升，先進(jìn)封裝應(yīng)運(yùn)而生。先進(jìn)封裝指主要以凸點(diǎn)（Bumping）方式實(shí)現(xiàn)電氣連接的多種封裝方式，旨在實(shí)現(xiàn)更多 I/O、更加集成兩大功能。

傳統(tǒng)封裝與先進(jìn)封裝間并不存在絕對的優(yōu)劣之分與替代關(guān)系，下游應(yīng)用端對高算力、集成化的需求提升致使先進(jìn)封裝技術(shù)成為未來發(fā)展趨勢。

什么樣的封裝形式是屬于先進(jìn)封裝？業(yè)內(nèi)普遍認(rèn)為分四類：

• 倒裝焊，flip-chip

• 晶圓級封裝，Wafer-level Package(WLP)

• 2.5D封裝

• 3D封裝

倒裝焊工藝，是指在芯片的 I/O 焊盤上直接沉積，或通過 RDL 布線后沉積凸塊（Bump），然后將芯片翻轉(zhuǎn)進(jìn)行加熱，使熔融的焊料與基板或框架相結(jié)合，芯片電氣面朝下。

下圖為引線鍵合與倒裝封裝的比較：

晶圓級芯片尺寸封裝（WLCSP），是指將芯片尺寸封裝（CSP）和晶圓級封裝（WLP）融合為一體的新型封裝技術(shù)。

按技術(shù)類型分，晶圓級芯片尺寸封裝可分為扇入型晶圓級封裝（FIWLP）和扇出型晶圓級封裝(FOWLP)。

傳統(tǒng)的晶圓級封裝多采用扇入型結(jié)構(gòu)（FI），主要應(yīng)用于 I/O 引腳數(shù)量較少的集成電路芯片。由于具有較小的封裝尺寸， FIWLP 封裝可廣泛應(yīng)用于電源管理芯片、串行閃存、射頻收發(fā)器、微處理器、無線充電芯片等領(lǐng)域，應(yīng)用口徑廣闊。

隨著消費(fèi)終端對電子產(chǎn)品性能要求的不斷提高，以及光刻機(jī)和芯片制造技術(shù)的持續(xù)推進(jìn)，28nm 及以下的工藝制程逐漸成為主流，扇入型封裝已經(jīng)不能完成在其芯片面積內(nèi)的多層再布線和凸點(diǎn)陣列排布，扇出型晶圓級封裝（FOWLP）應(yīng)運(yùn)而生。

扇出型封裝突破了 I/O 引出端數(shù)目的限制，在原尺寸內(nèi)部無法全部排布所需 I/O 口數(shù)量時(shí)，通過特殊的填充材料，人為擴(kuò)大芯片的封裝尺寸，并在整個(gè)封裝范圍上走線和排布 I/O。

先進(jìn)封裝的特點(diǎn)：

• 無焊線工序（采用BUMP取代）

• 集成度高，體積小

• 內(nèi)部互聯(lián)短，性能進(jìn)一步提升

• 單位體積內(nèi)集成更多功能單元，有效提高系統(tǒng)功能密度

先進(jìn)封裝的四要素：

• BUMP（凸點(diǎn)）

• RDL（重新布線）

• Wafer（晶圓層）

• TSV（硅通孔技術(shù)）

一、BUMP

是一種金屬凸點(diǎn)，從倒裝焊出現(xiàn)就開始普遍應(yīng)用，最常見的形狀是球狀和柱狀，也有塊狀等。

Bump起著界面之間的電氣互聯(lián)和應(yīng)力緩沖的作用，從bonding wire工藝發(fā)展到Flip chip工藝的過程中，Bump起到了至關(guān)重要的作用。

Bump的技術(shù)發(fā)展趨勢

尺寸越來越小，最后在混合鍵合Hybrid bonding中，就沒有了Bump的鍵合結(jié)構(gòu)。芯片和芯片直接鍵合。

混合鍵合，沒有凸點(diǎn)，直接在室溫下附著，然后高溫就連在一起。它的特點(diǎn)就是因?yàn)橹虚g沒有底部填膠，所以散熱性能更好，電氣性能也更好，可擴(kuò)展間距小于1微米，密度非常大，混合鍵合技術(shù)將是Bump技術(shù)未來發(fā)展的方向。

二、RDL（ReDistribution Layer)RDL

類似我們PCB上的布線，叫重新分布層，芯片做鍵合線的時(shí)候，鍵合線引腳都在外面一圈，但要做倒裝焊的時(shí)候，就要把這個(gè)引腳做作 一下重新分布的位置，這時(shí)候就需要布一些線，然后這些層被稱為重布線層，就是從邊上那些引腳引到中間，這就是RDL，即在晶圓表面沉積金屬層和相應(yīng)的介質(zhì)層，并形成金屬布線，對IO端口進(jìn)行重新布局，將其布局到新的，占位更為寬松的區(qū)域，并形成面陣列排布，如下圖

在先進(jìn)封裝的FIWLP（Fan-In Wafer Level Package)，F(xiàn)OWLP（Fan-out Wafer Level Package）中，RDL是最為關(guān)鍵的技術(shù)，通過RDL將IO Pad進(jìn)行扇入Fan-In或者扇出Fan-Out，形成不同類型的晶圓級封裝。（扇出型和扇入型的區(qū)別，就是往芯片中心走的那個(gè)叫扇入，往外部的話沒有空間了就會做一個(gè)Molding把這個(gè)Bump扇出到外面去）

在2.5D IC集成中，除了硅基板上的TSV，RDL同樣不可或缺，通過RDL將網(wǎng)絡(luò)互聯(lián)分布到不同的位置，從而將硅基板上方芯片的Bump和基板下方的Bump連接。在3D IC集成中，對于上下堆疊是同一種芯片，通常TSV就可以直接完成電氣互聯(lián)功能了，而堆疊上下如果是不同類型芯片，則需要通過RDL重布線層將上下層芯片的IO進(jìn)行對準(zhǔn)，從而完成電氣互聯(lián)。

三、Wafer

在半導(dǎo)體傳統(tǒng)封裝，我們的理解是把晶圓切割成粒，把每個(gè)芯片切開，然后給包裹起來、封起來。和傳統(tǒng)半導(dǎo)體封裝相比，晶圓級封裝存在顯著差異，它不像傳統(tǒng)的封裝那樣先切割再封裝，而是先在晶圓上封裝完成以后再切割，這就是晶圓級封裝，因?yàn)檎麄€(gè)工藝都是在晶圓上做的。

晶圓有三種作用，一種是作為芯片制造的基底，第二種是可以作為2.5D封裝中所用到的硅中介板，還有一種作用就是作為晶圓級封裝的載體。

四、TSV（Through Silicon Via)硅通孔

TSV，主要的功能是實(shí)現(xiàn)Z軸的電氣延伸和互連，為什么先進(jìn)封裝這么火，就是因?yàn)樗茉赯軸上進(jìn)行延伸，最主要的媒介就是TSV，把芯片打穿了，上下間電氣連接起來，由TSV把硅基板上下連接起來，電氣就會互連得非常短。TSV按照集成類型的不同分為2.5D TSV和3D TSV，2.5D TSV是指的位于硅轉(zhuǎn)接板Interposer上的TSV，3D TSV是指貫穿芯片體之中，連接上下層芯片的TSV。

四要素所內(nèi)在的先進(jìn)性：

從Bump到RDL到Wafer到TSV，越往右，代表的先進(jìn)性就越高。

【本文轉(zhuǎn)自公眾號微電子封裝交流，轉(zhuǎn)載僅供學(xué)習(xí)交流?！?